开云-通信系统中常见的中射频设计方案

通讯系统中常见的中射频设计方案 时候：2024-12-13 21:33:35 手机看文章

扫描二维码随时随地手机看文章

初期的通讯系统利用数字旌旗灯号处置器IC来发生kHz带宽的基带旌旗灯号，所有的RF调制(和随后的RF滤波和RF放年夜等)都是利用离散摹拟组件进行的。RFSoC平台多是最早进的现代无线通讯平台，可使用FPGA可编程逻辑内核生成GHz的带宽旌旗灯号，这意味着上变频、滤波、数字预掉真(DPD)乃至射频载波调制都可以经由过程数字体例进行。在这类射频直采中，仅剩的摹拟级是RF滤波和RF放年夜。

按照通讯系统的成长进程，本文将介绍几种常见的中射频设计方案。

1.基带采样/摹拟中频基带采样（1990s）

早在20世纪90年月末，运行在100 ksps的16位分辩率的A/D转换器是最新的(也是相当昂贵的)手艺。如图1和2所示，在这些第一代“数字无线电”中，摹拟部门利用摹拟本振(LO)未来自RF载波的旌旗灯号分一级或两级进行下变频。如图2所示的两级版本，具有中频(IF)级，并利用第二个摹拟LO进一步将中频旌旗灯号下变频到基带(即Edwin Armstrong为FM Radio开辟的超外差架构)。从汗青上看，因为DAC和ADC手艺的限制(特殊是可实现的采样率)，这些方式被用在A/D接口的独一可行位置。

然后对基带旌旗灯号进行采样并利用ADC进行数字化，并利用DSP操作履行最后的处置阶段以恢复传输的信息。20世纪90年月的第二代移动德律风——那些领受GSM旌旗灯号的——极可能利用了这类架构。

图1:基带采样架构

图2:摹拟中频基带采样架构

2.数字中频采样（2000s）

跟着A/D接口的采样速度逐步增添到MSps规模，下一代数字无线电看到采样和数字化进程在中频而不是基带进行。例如，40MHz摆布的IF可以由采样频率为125MHz的ADC撑持。该架构的第一级DSP触及利用直接数字下变频器(DDC)经由过程解和谐抽取滤波将中频旌旗灯号转移到基带，如图3所示。一旦旌旗灯号达到基带，就进行进一步的DSP处置。在这个架构中，在数字范畴实现了更多的功能，为无线通讯系统供给了更年夜的矫捷性。

图3:数字中频采样架构

3具有可调谐射频的基带采样 (2010)

跟着SDR的利用愈来愈普遍，IC制造商最先开辟单芯片SDR前端，将一些摹拟和数字阶段连系在一路；为摹拟振荡器、滤波和放年夜器级带来数字/软件可调性，如图4所示。这使得SDR加倍矫捷，并初次可以或许在更宽的频率规模内工作。A/D接口此刻可以或许到达100MSps的采样率，将可实现的基带旌旗灯号带宽增添到10MHz;这意味着SDR可以用在我们平常利用的风行无线电尺度的原型设计和实现，好比Wi-Fi和LTE。

图4:具有可调谐射频的基带采样架构

到2010年，通用计较机也变得加倍壮大，具有更高的CPU时钟速度和更年夜的RAM。专用DSP或FPGA硬件不再需要实现SDR系统的终究DSP操作。这些可以在主机上的软件(如MATLAB或GNU Radio)中实现。为了将SDR前端芯片与计较机毗连，SDR主板上需要USB、Gbit以太网和PCI Express等接口。FPGA作为计较机接口与SDR前端芯片之间的互连集线器，如图5所示。

这两个重年夜的前进初次将SDR市场向更普遍的社区开放——快乐喜爱者、专业消费者和学生研究人员——由于之前SDR解决方案现实上只用在高级研究和军事利用。范围经济将SDR收发器硬件的本钱下降到1000美元以下，SDR革命真正最先了。这些无线电类型的例子包罗USRP™B210(相当在图5所示的“SDR主板”)和Zynq SDR(基在AMD Zynq的开辟板(如ZedBoard™)和第三方SDR前真个组合)。

图5:带可调谐射频的基带采样SDR的系统级实现

我们此刻已到达了可以以多Gsps速度运行A/D转换器的阶段，这意味着几近全数字无线电可以用在愈来愈多的频段。终究，已采纳了直接采样RF旌旗灯号的办法，如图6所示，随后利用DSP在单级中将它们从RF频率下变频到基带。2018年，跟着Gen 1 RFSoC的推出，该架构初次以完全集成的情势实现。第三代将在2022年发布，可以或许以高达10 Gsps的速度进行采样。

几近全数字的射频直采只需要很少的摹拟处置——首要是前端RF滤波器和RF放年夜器。从SDR的角度来看，几近所有功能都是数字化实现的这一事实很是主要——这意味着无线电的操作可以被节制，乃至可以在运行时利用软件动态更新，如图6所示。固然很多(但不是全数)5G收集正在利用直接射频SDR前端，但我们可以预期，在将来的6G实现中，所有没有线电都将采取这类情势。

图6:射频直采架构

除上述的SDR平台外，现实上现在的4G、5G等基站装备，遍及采取基带采样或数字中频采样，经由过程CPRI、JESD204B等接口将基带板与射频板毗连起来。

Xilinx推出的RFSoC则经由过程DFE部件，直接完成射频直采，不再经由过程JESD204B等接口而是经由过程AXIS接口进行传输。

图7 ：IP集成的SDR设计

对轻量级SDR设计而言，软件可以完成和谈栈和物理层基带部门的处置，中射频部门再经由过程RFSoC进行硬件设计实现。

需要留意的是，假如是做商用基站产物，这类RFSoC架构却纷歧定合适现实利用场景。一体化基站固然可以作为一种选择，但板载的PS处置器几近不成能完成复杂的和谈栈处置，和部门物理层功能的实现。

每种射频架构都有各自的好坏，需要斟酌旌旗灯号带宽、AD/DA采样率、滤波器、中间频点等具体的设计。

欲知详情，请下载word文档 下载文档